WanLi's blog 
  • Home
  • Archives
  • Categories
  • Tags
  • About
  •   
  •   
Linux常用命令

Linux常用命令

Linux常用命令 建立软链接ln 1ln -s [源文件] [链接文件] (创建软链接) 例如:在~/oslab/下有一个可执行文件gdb你只能用./gdb去执行它。但是你可以把它链接到$PATH下,这样你可以在任意路径都可以执行 1ln -s ~/oslab/gdb /usr/local/bin/gdb ln -snf ~/oslab/xxx /usr/local/bin/gdb(修改)

2020-04-07
Linux
toolkits
VIM Plug-in

VIM Plug-in

VIM-Plugs1、vim-plug: 插件管理器123456call plug#begin('D:/App/vim/vim81/vimfiles/plugs')//插件安装目录(可以随意定)" Shorthand notation for pluginPlug 'foo/bar' //插件下载地址,GitHub可以简写call plug#end()

2020-04-06
Software VIM
toolkits
Gate-and-switch-level modeling

Gate-and-switch-level modeling

Gate-and-switch-level modeling1、verilog-std-1364-20051 There are 14 logic gates and 12 switches predefined in the Verilog HDL to provide the gate- and switch-level modeling facility. Modeling with log

2020-04-05
Digital IC verilog
specification
图床+评论

图床+评论

1、什么是图床 图床一般是指储存图片的服务器;就跟百度网盘差不多。只不过它是专门存储图片的。 有的也可以存储文件。有很多免费的图床。会赠送10G存储空间 2、为什么要用图床 用图床很方便。服务器会生成一个外链。在互联网任何地方都能访问到 用图床访问速度很快。服务商会使用cdn加速 用图床可以节省本地空间。 3、七牛云图床的使用 注册一个账号(需要身份认证) 创建一个存储空间 注意空间名

2020-04-04
Software
toolkits Hexo
testbench(1)

testbench(1)

Testbench(1)1、testbench的结构 testbench没有输入输出接口 测试模块只负责对待测试系统接口提供激励信号;并监控输出 testbench代码不需要可综合,即不被实现成电路 产生适当的激励并达到覆盖率要求 2、测试激励的描述方式 信号的初始化 12345第一种: initial 初始化initial a = 0;第二种: 定义信号时初始化reg[3:0] c

2020-04-04
Digital IC verilog
specification
单链表翻转

单链表翻转

单链表翻转解法一、拆卸+拼接1234567891011121314struct ListNode *reverseList(struct ListNode* head){ struct ListNOde *newHead = NUll; struct ListNode *node = NULL; while (head != NULL) { //1. 对之前的链表做

2020-03-31
CS Data Structure
C
iverilog

iverilog

vim + iverilog + gtkwave 1、What is Icarus Verilog Icarus Verilog is a Verilog simulation and synthesis tool. It operates as a compiler, compiling source code written in Verilog (IEEE-1364) into some t

2020-03-31
Digital IC tools
toolkits
1234

Search

Hexo Fluid
鄂ICP备20001266号