The blog is derived from the translation of ARM IHI 0011A AHB specification Copyright © 1999 ARM Limited

文档链接：https://pan.baidu.com/s/19fG2h8Jw4k29AjWfRBliFw 提取码：mmme

0 Convention

0.1 timing parameters

generic timing parameters that are required to analyze an AMBA design

• Tis - input setup time

• Tih - input hold time

• Tov - output valid time

• Toh - output hold time.

0.2 timing diagrams

Notes：

• 总线和信号中的阴影区域是未定义的，所以可以假定他们在这个区域的值是任意的。它们实际的值不重要，不影响正常的操作。
• 单比特信号有时在同一时刻被显示为HIGH和LOW，它们和总线变化(👆Bus change)相似。如果单比特信号像这样显示，意味着它的值不影响附带的描述(accompanying description)

1 Slave

slave对系统内master发起的传输做出响应。slave使用解码器传来的HSELx信号来决定合适对传输做出响应。所有其它被传输需要的信号，例如地址和控制信号，都有master产生。

17.1 Interface diagram

17.2 Timing diagrams

17.2.1 Reset

• Tihrst：reset输入信号保持时间[在时钟边沿后还得保持一段时间保证被采样到] (ih=input hold time; rst=HRESETn)

• Tisrst：reset输入信号建立时间[在时钟边沿之前维持valid一段必要的时间，让主触发器能够采样到✔的值]

17.2.2 Normal signals

---

• Tovrdy：输出信号HREADY的有效时间

17.2.3 Additional signals

2 Master

在AMBA系统中，master有最复杂的总线接口。通常来说，一个AMBA系统设计者会使用预先设计好的master(可能是处理器核，协处理器等)，因此没必要担心master接口的细节。

2.1 Interface diagram

3 Arbiter

在AMBA系统中仲裁器的角色：控制哪个master有权访问总线。每个master有一个通向仲裁器的REQUESET/GRANT接口，仲裁器使用一个优先级策略决定当前请求总线的所有master中哪个优先级最高。

每个master也会产生一个HLOCKx信号，用来向master指示我需要对总线独占访问。(exclusive access to the bus)

优先级别策略的细节没有规定，而是每个应用自己决定。对于仲裁器使用其它的信号(例如AMBA或non-AMBA)去影响正在使用的优先级策略是可以接受的。

3.1 Interface diagram

4 Decoder

AMBA系统中的decoder用于完成一个中心化地址译码的功能，通过使它们独立于系统内存映射(system memory map)来提高外设可移植性。